6 Differenzielle Ausgänge, extrem geringer Jitter, Fanout-Taktpuffer
LoginDer SiT92206 ist ein jitterarmer Fanout-Taktpuffer mit 6 Ausgängen, der Frequenzen bis zu 2,1 GHz unterstützt. Er ist ideal für jitterarme, hochfrequente Takt-/Datenverteilungs- und Pegelumsetzungsanwendungen.
Der Puffer kann einen Takteingang von primären oder sekundären Taktquellen verwenden, entweder unsymmetrisch oder volldifferenziell. Der ausgewählte Takt kann auf zwei Ausgangstreiberbänke A, B und einen LVCMOS-Ausgang verteilt werden.
Die Ausgangstreiber jeder Bank können unabhängig voneinander auf den LVPECL-, LVDS-, HCSL- oder HIZ-Modus programmiert werden. Der LVCMOS-Taktausgang ist mit dem ausgewählten Takt synchronisiert und kann störungsfrei aktiviert oder deaktiviert werden.
Der SiT92206 wird mit einer 3,3 V/2,5 V-Kernversorgung und 3 unabhängigen 3,3 V/2,5 V-Ausgangsversorgungen betrieben. Der LVCMOS-Ausgangstreiber kann mit 1,8 V betrieben werden.
Don’t waste time shipping samples. Request demo & test parts remotely in our lab and qualify for your design today.
Wir sind bereit, Ihnen zu helfen!
Bitte füllen Sie das untenstehende Formular aus und jemand wird sich mit Ihnen in Verbindung setzen. Elemente, die mit einem gekennzeichnet sind * sind erforderlich.
| "Spezifikationen" | "Value" |
|---|---|
| Operating Temperature Range (°C) | -40 to 85 |
| Package Type (mm²) | 6x6 mm, 36-pin QFN |
| Buffer Type | Fanout |
| Number of Inputs | 3 |
| Number of Outputs | 6 Differential |
| Input Type | LVPECL, LVDS, LVCMOS, SSTL, HCSL |
| Input Frequency Range | 0 Hz to 2.1 GHz |
| Output Type | LVPECL, LVDS, HCSL, LVCMOS |
| Output Frequency Range | 0 Hz to 2.1 GHz |
| Additive Phase Jitter (rms) | 55 fs (typ.) |
| Propagation Delay, Typical | 1.4 ns |
| Output-Output Skew, Typical | 30 ps |
| Availability | Sampling |
-
6x6 mm, 36-pin QFN Clock Buffer package
- 3:1-Eingangstaktauswahl.
- Zwei universelle Takteingänge können mit bis zu 2,1 GHz betrieben werden und akzeptieren LVPECL-, LVDS-, LVCMOS-, CML- (nur AC-gekoppelt), HCSL-, SSTL- oder Single-Ended-Taktsignale.
- Zwei Ausgangstreiberbänke A und B, die unabhängig voneinander auf den LVPECL-, LVDS-, HCSL- oder HIZ-Modus programmiert werden können.
- Pegelumsetzung mit Kernversorgungsspannung von 3,3 V/2,5 V und 3,3 V/2,5 V Ausgangsversorgung für differenzielle Ausgangstreiber.
- 3,3 V/2,5 V/1,8 V-Betrieb für den einzelnen LVCMOS-Ausgangstreiber.
- Hohes PSRR -70/-73 dBc für LVPECL/LVDS-Modi.
- Unterstützt PCI-e Gen 1 bis Gen 5.
| Resource Name | Resource Type | Date | Format | Size |
|---|