Der SiT92113 ist ein Fanout- Taktgeber mit 5 Ausgängen und geringem Jitter. Er ist ideal für die jitterarme, hochfrequente Taktgeber/Datenverteilung. Die LVCMOS-Ausgänge mit niedriger Impedanz sind für die Ansteuerung von seriell oder parallel geschalteten 50-Ω-Übertragungsleitungen ausgelegt.
Der Puffer kann einen Taktgeber von primären oder sekundären Taktgeber verwenden, entweder unsymmetrisch oder volldifferenziell. Der ausgewählte Taktgeber wird an 5 LVCMOS-Ausgangstreiber verteilt.
Der SiT92113 wird mit einer Kernversorgung von 3,3 V/2,5 V und einer Ausgangsversorgung von 3,3 V/2,5 V betrieben. Die Kernversorgung und die Ausgangsversorgung sind voneinander unabhängig und es ist keine Versorgungssequenzierung erforderlich.
"Spezifikationen" | "Value" |
---|---|
Operating Temperature Range (°C) | -40 to 85 |
Package Type (mm²) | 4x4 mm, 24-pin QFN |
Buffer Type | Fanout |
Number of Inputs | 1 |
Number of Outputs | 5 Single Ended |
Input Type | LVPECL, LVDS, LVCMOS, SSTL, HCSL |
Input Frequency Range | 0 Hz to 250 MHz |
Output Type | LVCMOS |
Output Frequency Range | 0 Hz to 250 MHz |
Additive Phase Jitter (rms) | 50 fs |
Propagation Delay, Typical | 1.4 ns |
Output-Output Skew, Typical | 30 ps |
Availability | Production |
-
4x4 mm, 24-pin QFN Clock Buffer package
- Pegelumsetzung mit Kernversorgungsspannung von 3,3 V/2,5 V und 3,3 V/2,5 V/1,8 V/1,5 V Ausgangsversorgung für LVCMOS-Ausgangstreiber.
- Die Eingänge werden durch Programmieren der Eingangsauswahlpins von SiT92113 ausgewählt. Der Taktgeber in SiT92113 kann LVPECL-, LVDS-, LVCMOS-, SSTL-, HCSL- und OSC-Wellenformen akzeptieren.
- Ethernet
- 5G-Infrastruktur
- Drahtlose Ausrüstung
- Kleine Zellen
SiT92113 Evaluation Board HW Benutzerhandbuch – Baustein konfigurieren und bewerten
Resource Name | Resource Type | Date | Format | Size |
---|