SiT95211 提供可编程四分频生成和转换,具有灵活的输入到输出频率转换选项。超高抖动性能 DPLL 支持最多 4 个差分或单端输入时钟,这些时钟对于所有 4 个分频 PLL 都是通用的,并提供 12 个差分输出时钟。时钟输出可以完全灵活地从 4 个 PLL 中的任何一个获得。该设备完全可编程,可使用 I2C/SPI 接口或片上一次性可编程非易失性存储器(适用于工厂预编程设备)。
- 较低的相位噪声可最大程度地降低误码率并提高 56G/112G PAM4 I/O 系统的设计裕度
- 更好的信号完整性可增加设计裕度并缩短上市时间
- 更高的时钟树集成度减少了系统 BOM 并提高了整体可靠性

"眼镜" | "Value" |
---|---|
Operating Temperature Range (°C) | -40 to 85 |
Package Type (mm²) | 9x9 mm, 64-pin QFN |
Number of Inputs | 4 |
Number of Outputs | 12 |
Input Type | LVCMOS, LVDS, LVPECL, CML |
Input Frequency Range | 200 kHz to 2.1 GHz (Differential) |
Output Type | LVPECL, CML, HCSL, LVDS, LVCMOS |
Output Frequency Range | 0.5 Hz to 2.94912 GHz (Differential) |
Number of PLL/Clock Domains | 4 PLL |
Phase Jitter (rms) | 85 fs typ.; 70 fs typ. (with MEMS oscillator) |
Repeatable Input-Output Delay | ±225 ps |
Frequency Control DCO | 0.001 ppt (all outputs) |
Phase Control DCO | <1 ps (all outputs) |
Internal ZDB Mode | <0.5 ns Input to Output delay variation |
Programmability | NVM OTP, External EEPROM, Partial autonomous, SPI/I2C |
Features | Independent output supply pins: 3.3 V, 2.5 V, or 1.8 V |
Availability | Production |
-
64-pin 9x9 mm QFN Clock Generators - Network Synchronizers - Jitter Cleaners package
- 同类最佳的 85 fs / 70 fs 集成抖动,适用于四路 PLL
- JESD204B/C 支持数据转换器时钟
- 外部 EEPROM 支持和片上 OTP
- 频率 DCO(0.001ppt)和相位控制 DCO( 1ps 分辨率)
- 所有 PLL 上均具有内部 ZDB,温度范围内输入到输出延迟小于 +/- 500 ps
- 独立 VDDO(3.3 / 2.5 / 1.8 V)
- 输出可以在独立同步脉冲上进行相位对齐

- 以太网
- 用于成帧器、映射器和处理器的光传输网络 (OTN) 时钟
- 微波回程
- 100G/200G/400G/800G以太网
- 无线网络
- 小蜂窝
- 存储、服务器和数据中心
- SONET/SDH 第 3 层
- 测试与测量
- 广播视频
SiT95211 评估板硬件用户手册– 配置和评估设备性能
安装 SiTGUI 3.6.1.1 – 下载软件 .exe 文件
Apply Filters
Resource Name | Resource Type | Date | Format | Size |
---|