FPGA 已经远远超越了由逻辑和触发器组成、周围是通用 I/O 的原始核心结构。该结构已升级为嵌入式内存、DSP 块、 人工智能处理器,所有这些都通过片上网络连接。除了升级的结构外,FPGA 现在还具有多核处理器。
I/O 环也已升级,配备一系列硬 IP 块和高速 SerDes,以支持千兆以太网、PCIe、DRR 存储器等多种接口。当今的现代 FPGA 已成为具有复杂时钟要求的可编程 SoC。
FPGA 代表着复杂的时钟环境
随着 FPGA 功能的增加,时钟需求的复杂性也随之增加。因此,FPGA 供应商增加了几个内置 PLL 和时钟管理功能。功能的增加反映在所需时钟源的增加上:
- 嵌入式 PLL 的多个参考时钟
- 每个 I/O 组参考时钟
- 用户逻辑时钟
- 各种支持时钟源,用于实时时钟、配置控制器等功能。
对于基于 SRAM 的 FPGA,可能需要额外的外部逻辑来控制配置。通常使用小型 CPU 加闪存,需要自己的时钟源。
这些 FPGA 和支持配置逻辑并不是孤立地存在于电路板上的。例如,高端 CPU 可以与 FPGA 结合使用,FPGA 充当 CPU 的硬件加速器。电路板上通常还会有其他设备,例如收发器、DRAM 和其他 ASSP。所有这些设备都有自己的时钟要求,共同构成了一个复杂的时钟环境。设计人员需要一家能够提供从振荡器到时钟管理设备等一系列时钟解决方案的供应商。
FPGA 无处不在
FPGA 是一种小众产品,应用非常广泛,从机顶盒到 GPS 制导弹药,从海底到太空 — 任何需要定制解决方案的地方都可以使用。但定制 ASIC 成本过高(从 NRE 角度来看),或者无法满足上市时间需求。因此,FPGA 设计师需要一家供应商,其产品线支持各种环境,从办公室的温和环境到温度范围宽、振动大、压力大的恶劣环境。