FPGA 时钟

FPGA 功能不断增长，这反过来又增加了 FPGA 时钟需求的复杂性。设计人员需要能够提供完整时钟树的供应商。 SiTime 提供最广泛的计时解决方案，从时钟 IC 到高性能振荡器。这些基于 MEMS 的时钟具有许多优点，可以提高系统的稳健性、可靠性和灵活性。

下载应用简介

FPGA 的进步远远超出了由逻辑和触发器组成、周围环绕着通用 I/O 的原始核心结构。该结构已升级为嵌入式存储器、DSP 模块、AI 处理器，所有这些都通过片上网络连接。除了升级的结构之外，FPGA 现在还具有多核处理器。

I/O 环也通过一系列硬 IP 模块和高速 SerDes 进行了升级，以支持多种接口，例如千兆位以太网、PCIe、DRR 存储器等。当今的现代 FPGA 已成为具有复杂时钟要求的可编程 SoC。

FPGA 代表复杂的时钟环境

随着 FPGA 功能的增加，时钟需求的复杂性也随之增加。因此，FPGA 供应商添加了多个内置 PLL 和时钟管理功能。功能的增加反映在所需时钟源的增加上：

• 嵌入式 PLL 的多个参考时钟
• 每个 I/O Bank 参考时钟
• 用户逻辑时钟
• 各种支持时钟源，用于实时时钟、配置控制器等功能。

对于基于 SRAM 的 FPGA，可能需要额外的外部逻辑来控制配置。通常使用小型 CPU 加闪存，需要自己的时钟源。

这些 FPGA 和支持的配置逻辑并不是孤立存在于电路板上的。例如，更高端的 CPU 可以与 FPGA 结合使用，FPGA 充当 CPU 的硬件加速器。通常，板上还可以找到其他设备，例如收发器、DRAM 和其他 ASSP。所有这些设备都有自己的时钟要求，共同创建了一个复杂的时钟环境。设计人员需要一家能够提供从振荡器到时钟管理设备的一系列时钟解决方案的供应商。

FPGA 无处不在

FPGA 是一种应用广泛的利基产品，从机顶盒到 GPS 制导弹药，从海底到太空——任何需要定制解决方案的地方。但定制 ASIC 的成本过高（从 NRE 角度来看），或者无法满足上市时间需求。因此，FPGA 设计人员需要一家其产品线支持各种环境的供应商，从办公室的良性条件到宽温度范围、高振动和压力的恶劣环境。