SiTimeのMEMS製品パッケージ

prodoverviewimage-left

水晶ベースのタイミングデバイス製品と異なり、シリコンMEMSデバイスは、高価で特別なパッケージを必要としません(水晶製品はセラミックパッケージが必要)。SiTimeのMEMS振動子とCMOS回路は、コスト効率の良い標準プラスチックパッケージを使用しています。また、SiTime製品は、水晶製品とフットプリント互換性のあるQFNパッケージ持ち、水晶発振器からの置き換えが可能です。

SiTimeのシリコンMEMSタイミングデバイスは、多くの利点がある最先端の半導体パッケージング技術が使用可能です。

  • 水晶製品より高信頼性と低コスト
  • フレキシブルなサプライチェーン
  • MSL(Moisture Sensitivity Level)-1 による長期保存寿命

SiTime製品パッケージ

 
Oscillator Type / Package Footprint (mm x mm)
 
  QFN
7.0x5.0
QFN
5.0x3.2
QFN
3.5x3.0
QFN
3.2x2.5
QFN
2.5x2.0
QFN
2.0x1.6
SOT23-5
2.9x2.8
DFN
2.0x1.2
CSP
1.5x0.8
シングルエンド発振器
x-techtable
x-techtable
 
x-techtable
x-techtable
x-techtable
 
 
 
シングルエンド XT
(eXtremely Thin) 発振器
 
 
x-techtable
 
 
 
 
 
 
32 kHz 発振器
 
 
 
 
 
 
 
x-techtable
x-techtable
差動発振器
x-techtable
x-techtable
 
x-techtable
 
 
 
 
 
Clock Generators
 
 
 
 
 
 
x-techtable
 
 

水晶製品からの置き換え

SiTimeは、水晶振動子と水晶発振器から100%置き換え可能な業界標準パッケージを提供します。 これらのSiTime製品は水晶製品とピン互換があり、一般的な水晶発振器のPCBレイアウトに収まるため、基板設計を変更することなく水晶製品からSiTime製品へ置き換えが可能です。

実装上の信頼性

SiTimeは、はんだ接合における信頼性を重視するアプリケーション向けにSOT23-5パッケージを提供します。これらはリードの付いたパッケージで、よりコスト競争力のある製品です。また、X線不使用によるはんだ接合部の検査と、より簡単な再加工が可能です。

超小型パッケージ

とても小さいスペースを要求するアプリケーションには、SiTimeの超小型32kHz発振器製品(1.5×0.8×0.6H mm、CSP(チップ•スケール•パッケージ))を推奨します。これらは世界最小の発振器であり、CSPパッケージ技術を利用した最初の製品です。

Lowプロファイルパッケージ

SiTimeのMEMS振動子は非常に小さく、それを使う発振器も水晶製品より薄く製造可能です。フットプリントサイズによって異なりますが、標準パッケージは厚さ0.75~0.90 mmです。また3.5x3.0mmのXTパッケージはたった0.25 mm(紙3枚分)の厚さであり、世界で最も薄い精密発振器です。

プラスチックパッケージ

SiTimeのMEMS振動子とCMOS は、プラスチックパッケージにモールドされます。SiTimeは低コストのプラスチック射出成形状パッケージを使用しています。これは、より高い信頼性、より低いリード・インダクタンスと熱性能向上を実現するためです。SiTime製品はすべて100%RoHSに準拠しており、鉛フリーです。そして、乾燥などの環境条件を気にする必要もありません(MSL((Moisture Sensitivity Level)-1)。

また、水晶デバイスメーカーはセラミックまたは金属パッケージを使用しており、それらは高価であると共に、供給元が限られサプライチェーンの問題を起こしかねません。それに対し、SiTimeはエレクトロニクス業界で幅広く使用されていて、多くのサプライヤーから入手可能な、業界標準のプラスチックパッケージを使用しています。

業界標準半導体製造プロセス

QFN-packaging-flowMEMSベースのタイミングデバイスは、標準的な半導体パッケージ工程に従い、パッケージされます。さらに最先端の半導体パッケージング技術が使用可能です。SiTimeのシリコンMEMS振動子を製造するEpi-Sealプロセスは、高温のエピタキシャル工程で振動子やその周りの真空キャビティを綺麗にし、ベントを埋めます。個々の振動子を微小真空キャビティ内に封止することで、異物の排除や、信頼性の向上に繋がります。

SiTimeのMHz発振器は下記のパッケージ工程図のとおり、QFN(quad flat no-lead)パッケージに封止します。 ダイシング後、MEMS振動子とCMOSは一般的な積層法を使い、フリップチップ実装や標準的なダイアタッチによって、リードフレーム・ストリップ、または基板実装されます。次に、MEMSとCMOSは細い金線や銅線でワイヤボンディングされ、密度の高いリードフレームや基板にトランスファーモールドされます。モールドされたデバイスは一体となり、最終的にテスト装置による標準的なテスト(手動または自動)が行われます。

 

 

 

 

超小型発振器製品のパッケージ工程

CSP-packaging-flow次に、WLCSP(Wafer Level Chip Size Package)の超小型μPower発振器製品のパッケージ工程を紹介します。CMOSウェハーは、通常のCSPパッケージの組み立てラインでバンプ(突起状の接続電極)を作ります。そして、カットしたMEMSダイをCMOSウェハーにフリップチップ実装し、アンダーフィル材(エポキシ)で封止します。次に、このWLCSPウェハーを標準的な自動試験装置を用いてウェハースケールでテストした後に、ダイシングしてテープやリールで梱包します。