FPGA クロッキング

FPGA の機能は成長を続けており、それに伴い FPGA クロッキングのニーズも複雑化しています。設計者は、完全なクロック ツリーを提供できるサプライヤーを必要としています。 SiTime は、クロック IC から高性能発振器まで、最も幅広いタイミング ソリューションを提供します。これらの MEMS ベースのクロックは、システムの堅牢性、信頼性、柔軟性を向上させる多くの利点を提供します。

アプリケーション概要をダウンロード

FPGA は、汎用 I/O に囲まれたロジックとフロップで構成される元のコア ファブリックをはるかに超えて進歩しました。このファブリックは、組み込みメモリ、DSP ブロック、AI プロセッサーを備え、すべてネットワーク オン チップで接続されてアップグレードされました。アップグレードされたファブリックに加えて、FPGA にはマルチコア プロセッサが搭載されています。

I/O リングも、ギガビット イーサネット、PCIe、DRR メモリなどの複数のインターフェイスをサポートするために、さまざまなハード IP ブロックと高速 SerDes でアップグレードされました。今日の最新の FPGA は、複雑なクロッキング要件を備えたプログラマブル SoC になりました。

FPGA は複雑なクロック環境を表現します

FPGA の機能が増加するにつれて、クロッキングのニーズも複雑になってきました。その結果、FPGA ベンダーはいくつかの組み込み PLL とクロック管理機能を追加しました。この機能の増加は、必要なクロック ソースの増加によって反映されます。

• エンベデッド PLL 用の複数のリファレンス クロック
• I/O バンクごとの基準クロック
• ユーザーロジック用のクロック
• リアルタイム クロック、構成コントローラーなどの機能をサポートするさまざまなクロック ソース。

SRAM ベースの FPGA の場合、構成を制御するために追加の外部ロジックが必要になる場合があります。多くの場合、小型の CPU とフラッシュ メモリが使用され、独自のクロック ソースが必要になります。

これらの FPGA とサポートするコンフィギュレーション ロジックは、ボード上に単独で存在するわけではありません。たとえば、ハイエンド CPU は FPGA と組み合わせて使用されており、FPGA は CPU に対するハードウェア アクセラレータとして機能します。多くの場合、トランシーバー、DRAM、その他の ASSP などの他のデバイスがボード上にあります。これらすべてのデバイスには独自のクロッキング要件があり、集合的に複雑なクロッキング環境が作成されます。設計者は、発振器からクロック管理デバイスまで、幅広いクロッキング ソリューションを提供できるサプライヤーを必要としています。

FPGA はユビキタスです

FPGA は、セットトップ ボックスから GPS 誘導兵器まで、海底から宇宙に至るまで、カスタム ソリューションが必要なあらゆる場所で使用されるニッチな製品です。しかし、カスタム ASIC は (NRE の観点から) 法外なコストがかかるか、市場投入までの時間のニーズを満たすことができません。したがって、FPGA 設計者は、オフィスの良好な環境から、広い温度範囲、高い振動、圧力を伴う過酷な環境に至るまで、さまざまな環境をサポートする製品ラインを備えたサプライヤーを必要としています。